东芝、索尼和NEC电子三家公司发布下一代45nm高性能系统LSI大规模生产平台技术
东芝公司、索尼公司和NEC电子公司今天宣布已成功地共同开发出了下一代45纳米制程的LSI大规模生产平台技术。该新的平台整合了基础突破与尖端技术，生产高性能系统LSI的高效工艺。该技术于2006年12月13日(美国太平洋标准时间)在旧金山举行的2006年国际电子设备会议(IEDM)第27.2次会议上发布。
新平台的关键部分是一种完全创新的MOSFET集成配置以及一种能确保高性能和可靠性的低介电常数(low-k)薄膜的混合结构。
MOSFET 集成工艺应用应变硅晶体管技术，利用晶体点阵变形在引起效能推进关键位置上的局部应变。优化的应变推进晶体管效能达到比当前一代技术获得的效能快30％的水平。
在后道制程中，在芯片中间过渡金属层里低介电常数薄膜的应用减少了寄生电容，提高了电路效能。三位合作伙伴已证实了闸介电薄膜的有效使用寿命为15年，超过了高效能LSI的平均寿命。他们也进行了平台消耗测试，证明了对于挑战性的后道制程分层成品率超过98％，从而证实了该技术达到了大规模生产所必须的可靠性。
另外，合作伙伴们在使用超过1.0的超高数值孔径(NA)浸湿式光刻技术来生成晶体管节点的行业里保持领先，在一个超高密度SRAM里，在 0.248平方微米的面积内获得一个单元。该单元是目前为止获得的最小的。
三家公司同时开发两种45nm工艺－当前平台，它对于高效能LSI是理想的，以及一个要求低能耗的平台，预期在2007年初完成。
开发概要
高效能45nm平台技术使高效能和高可靠性之间的平衡达到最佳化，同时合并了独立的基础技术与新技术及提高。具体技术原理如下。
1. 基于基础技术优化工艺环境
(1) 应变硅技术的优化应用
应变硅技术提高了载流子迁移率。在新的工艺中，应变薄膜在源极/漏极集成以及晶体管上部形成，这是一种提高应变效果，对晶体管效能最佳化起作用的解决方案。结果是晶体管效能整体上提高30％，包括晶体管驱动电流提高20％以上，nMOS和pMOS晶体管模式各提高20％和60％以上。
(2) 优化的后道制程技术
在后道制程中，LSI相互连接层通过一个混合双重镶嵌结构形成，将最优化的多孔低介电常数薄膜应用到相互连接层和通过层。该方法提高了相互连接结构的控制。制造工艺的优化获得了一个有效的介电常数(keff=2.7)，达到了下一代45nm的性能要求。测试已证实了超过98％的分层成品率，这是在测试结构上一个优秀的水平，与实际生产匹配，也证实了电路性能的可靠性。
| 晶体管上部 | 源极和漏极部分 | 电流驱动性能提高 | 驱动电流 | |
|---|---|---|---|---|
| nMOS | 高应力抗拉堆积膜 | 应变记忆技术 (SMT) | 超过20% | 1100µA/µm (Ion) 100nA/µm (Ioff) |
| pMOS | 高抗压缩堆积膜 |
嵌入硅锗(eSiGe) | 超过60% | 700µA/µm (Ion) 100nA/µm (Ioff) |
2. 使用超高NA浸没式光刻技术的高准确性工艺
公司证实了应用超高NA (超过1.0) 浸没式光刻技术的效力。接触孔被准确控制，在一个超高密度SRAM (UHD-SRAM) 上形成预期的尺寸，满足LSI内部结构的高要求公差。该工艺证实在将超高NA浸没式光刻技术应用到每个电路的准确性方面没有问题。
图：在利用干式光刻技术处理后的UHD-SRAM上的接触孔变化很大(左图)，而使用超高NA浸没式光刻技术处理后变化很小(右图)。
注释:
*1:应变硅技术通过利用晶体点阵变形提高晶体管设备的载流子迁移率。主要方法是引进局部应变，其在晶体管元件顶部形成一个应变堆积膜。对于MOSFET，拉伸应力和压缩应力分别添加至nMOS和pMOS中。
*2:Low-k薄膜是一种低介电常数薄膜，在LSI制造工艺里形成晶体管后使用在后道制程中。它减少相互连接层之间的寄生电容以便提高性能。一般来说，低介电常数材料可能引起装置可靠性下降，很难生产。
*3:浸没式光刻技术是一种分辨率增强技术，其在光刻头和晶片表面插入一种液体介质，代替普通的空气间隙。它使镜头的数值孔径增加到一个大于1的数值，1是在空气间隙里可获得的数值孔径的最大值。
